英伟达启用自研 Vera CPU，携手 Cadence 与 Synopsys 加速下一代芯片设计

type

status

date

slug

summary

事实梳理：Vera CPU 架构与 EDA 加速实测

在半导体设计中，尽管 GPU 和 AI 技术已经承担了大量加速任务，但诸如逻辑仿真、形式验证以及部分数字实现等核心 EDA 工作负载，依然对传统 CPU 的单核性能、内存带宽和整体吞吐量有着极高的依赖。为此，英伟达联合了 EDA 行业的两大巨头 Cadence 与 Synopsys，共同优化这些对算力极度渴求的应用程序。

作为此次升级的核心，NVIDIA Vera CPU 搭载了 88 个定制的 NVIDIA Olympus 核心，并配备了高能效的 LPDDR5X 内存子系统以及第二代 NVIDIA 可扩展一致性互联架构（Scalable Coherent Fabric）。这种底层架构设计专为应对混合了延迟敏感型任务与大规模回归测试的工程计算而生，能够提供强大的单核性能和持续的低延迟。

在早期的生产级测试中，Vera CPU 展现出了强劲的实力。数据显示，在使用 Cadence Jasper（一款利用机器学习提升验证效率的形式验证平台）和 Synopsys VCS（高性能功能验证解决方案）进行测试时，在同等核心数量的条件下，Vera CPU 在特定工作负载上的性能提升均达到了惊人的 1.5 倍。

影响分析：重塑从 RTL 到硅片的研发周期

对于半导体企业而言，芯片量产前最耗时的环节在于行为验证、极端情况测试和设计迭代。从寄存器传输级（RTL）设计到最终的流片，任何一个微小的错误都可能导致数月的延期和高昂的沉没成本。

Vera CPU 带来的性能飞跃，直接切中了芯片研发的时间命脉。一方面，更快的执行速度显著缩短了单次功能验证运行的时间；另一方面，更高的吞吐量使工程师能够在有限的开发周期内，利用庞大的计算集群评估更多维度的设计方案，并完成更大规模的回归测试。通过大幅提升早期验证阶段的效率，研发团队能够更早地发现并修复底层设计漏洞，从而有效减少了后端设计中代价高昂的返工迭代，为下一代 AI 系统的问世按下了加速键。

风险限制与行业挑战

尽管 Vera CPU 在初步测试中表现优异，但其要全面革新传统的 EDA 工作流仍面临一定限制与挑战。首先，长久以来 EDA 软件生态深度绑定了传统的指令集架构与编译器优化路线。英伟达与 Cadence、Synopsys 目前的合作成果更多体现在特定应用程序（如 Jasper 和 VCS）的针对性提速上。要实现覆盖整个芯片设计生命周期（从物理综合到布线）的无缝兼容与极致优化，仍需耗费大量时间进行底层代码的迁移和系统级调优。

其次，芯片研发管线的复杂性意味着算力资源的分配需要极高的弹性。虽然高性能 CPU 在逻辑仿真中不可或缺，但在某些跨架构协同的场景下，过度依赖特定的自研硬件生态，可能会在处理外部异构 IP 验证时面临兼容性验证成本增加的风险。这种高度定制化的内部工作流，短期内难以转化为直接推向中小型芯片设计公司的标准化商业方案。

结论与展望：构建芯片设计的内生闭环

将 Vera CPU 大规模部署于自身工程管线，折射出英伟达“用最合适的计算架构加速每一个工作负载”的宏大战略。通过 GPU 处理海量并行算法，借助高性能 CPU 攻坚复杂的逻辑验证，英伟达正在构建一个软硬件深度协同的超级研发工厂。

更为重要的是，这种“用自家的英伟达 CPU 辅助设计未来的英伟达 CPU 与 GPU”的模式，创造了一个极具爆发力的持续反馈闭环。前一代硅片的算力直接转化为下一代软件优化与系统工程的燃料。放眼未来，英伟达已计划在 Vera 的基础上，推出搭载 Rigel 核心的下一代 Rosa CPU。这种依托顶尖算力实现技术自给自足的“飞轮效应”，必将继续巩固其在半导体行业中难以撼动的领跑地位。